Высокоуровневое проектирование на платформе Xilinx. Проектирование ПЛИС Xilinx на языке С_C++

Рассказано о методах и инструментах упрощения и ускорения процесса проектирования на ПЛИС Xilinx. Выполнять проекты на ПЛИС возможно, описывая их функциональность на С/С . Это позволяет привлекать для проектирования на ПЛИС обычных программистов вместо «дорогих и дефицитных» FPGA-разработчиков , а сами проекты выполнять в несколько раз быстрее и дешевле. В рамках методологии высокоуровневого проектирования возможно реализовывать на ПЛИС сложные алгоритмы, ранее написанные в виде программ для микропроцессоров/микроконтроллеров. План вебинара: 1:46 - HLS или высокоуровневый синтез, Что такое и зачем это нужно? 5:25 - План вебинара. 8:16 - Реализация HLS от Xilinx. 14:40 - Vivado HLS - назначение и основные функции. 21:15 - Примеры HLS проектирования на Vivado. 1:07:23 - Основная документация Vivado HLS. 1:10:40 - Оптимизация и повышение производительности кода. 1:18:56 - Портирование унаследованного С/C кода в ПЛИС. 1:27:07 - Вопросы. Компания имеет три инструмента высокоуровневого проектирования – Vivado HLS, SDSoC и SDAccel. Об их назначении, особенностях и эффективном применении вы узнаете из видео. Главное внимание уделено Vivado HLS. Остальные инструменты являются его развитием. Материалы вебинара: Компания «Макро Групп» ВКонтакте Компания «Макро Групп» в Telegram Компания «Макро Групп» в Дзен Записывайтесь на вебинары. Подпишитесь на сайте на наши новости, чтобы узнавать о новых продуктах и мероприятиях.