Verilog. Интерфейс UART
Лектор - Прутьянов Виктор Сообщество проекта: Репозиторий с материалами курса: Приняли участие в создании: - Филипп Микоян - Владислав Молодцов - Эдгар Казиахмедов Снято на базе студии Физтех-Live при поддержке Фонда Целевого Капитала МФТИ.
1 view
1415
442
6 months ago
00:10:15
9
Простейший интерфейс на ПЛИС - Уроки FPGA /#5
2 years ago
00:22:09
1
Verilog. Интерфейс UART
2 years ago
00:53:36
1
Quartus Основы №1
5 years ago
00:42:11
6
Verilog. Интерфейс VGA
Back to Top