Прототипирование ASIC на FPGA: мировые подходы и опыт YADRO

Александр Огурцов (YADRO) кратко рассказал о системе для FPGA-прототипов, которая имеет нужную компании гибкость, масштабируемость и может переиспользоваться для всех проектов. А также рассказал про существующие на рынке системы. 00:00 - О докладчике и теме 00:25 - Для чего нужно FPGA-прототипирование при разработке ASIC 01:45 - Зачем нужна RTL-симуляция для верификации и в чем ее проблема 04:30 - Обзор систем для ускорения моделирования RTL: вендоры, плюсы и минусы 08:15 - Альтернатива один: специализированный FPGA-прототип, плюсы и минусы 09:20 - Альтернатива два: система на готовых платах и чем она выгоднее 10:35 - Обзор собственной модели FPGA-стендов для прототипирования SoC: фото, базовая архитектура, инфраструктура для инженеров 20:30 - Выгоды от подхода команды Александра 24:50 - Вопросы докладчику Слайды доступны на